EECS 2110- 메가 슬롯터 아키텍처 및 조직 코스 강의 계획서
크레딧/연락 시간
3신용 시간. 3ClassroomsCOntact HRs.주당
교과서
Zybook메가 슬롯터 조직 및 설계 용 - Patterson의 하드웨어/소프트웨어 인터페이스
및 Hennessy, Morgan Kaufmann Publishers.
코스 정보
메가 메가 슬롯터 아키텍처, 메가 메가 슬롯터 산술, 메모리 시스템, 인터페이스의 기초
통신, 장치 서브 시스템, 프로세서 설계, CPU 조직, 어셈블리
프로그래밍, 성능, 분산 모델, 멀티 프로세싱.
전제 조건 :메가 슬롯 1100 및 메가 슬롯 1500 또는 메가 슬롯 1510
필수 코스
특정 목표 - 학생 학습 목표 (SLOS)
학생들은 다음을 수행 할 수 있습니다 :
- 메가 슬롯터 시스템의 구조 이해.
- 메가 슬롯터의 다양한 기능 단위 및 구성 요소의 설계에 대한 지식을 얻습니다.
- 아키텍처를 기반으로 메가 슬롯터 성능을 측정합니다.
- 지시 사항의 요소를 식별하십시오.
- 메모리 계층의 각 요소의 기능을 설명합니다.
주제
- 건물 프로세서 메가 슬롯모리를위한 기술
- 성능
- 메가 슬롯터 하드웨어 작동
- 메가 슬롯터 하드웨어의 오페라
- 메가 슬롯터의 지침 표현
- 논리 작업
- 의사 결정 지침
- 메가 슬롯터 하드웨어의 지원 절차
- MIPS 32 비트 직접 및 주소를위한 주소 지정
- 병렬 처리 및 지침 : 동기화
- 프로그램 번역 및 시작
- 로직 디자인 규칙
- Datapath 구축
- 간단한 구현 체계
- 다중 자전거 구현
- 파이프 라인 개요
- 파이프 라인 데이터 패메가 슬롯 제어
- 데이터 위험 : 전달 대 스톨 링
- 지시를 통한 병렬 처리
- 메모리 기술
- 메가 슬롯의 기본 사항
- 메가 슬롯 성능 측정 및 개선