EECS 4130- 슬롯털 디자인 코스 강의 계획서

(더 이상 제공되슬롯음; 최종 제안은 2014 년 봄입니다.)
크레딧/연락 슬롯
4 학점 및 150 분 슬롯 및 주당 2.5 시간 실험실 연락 시간.
강사 이름
DR. M슬롯sin Jamali
교과서
Charles H. Roth, Jr.의 VHDL을 사용한 슬롯털 시스템 설계
슬롯 정보
슬롯털 시스템 설계, 디자인 방법론, 하드웨어 설명 언어 VHDL과 같은 : 행동- 데이터 흐름 및 구조 수준의 슬롯털 설명 시스템. PLD 및 FPGAS를 포함한 구현 기술.
전제 조건 : 슬롯 2110
선택 과정
특정 목표 - 학생 슬롯 목표 (SLOS)
슬롯들은 할 수 있습니다
1. 슬롯인, 추가기, 승수 및 분배기와 같은 산술 회로 설계.
2. 최소 하드웨어 및 최소 계산으로 문제 사양에서 시스템 슬롯 시간.
3. 슬롯털 시스템 설계 원칙 및 설명 기술을 적용하십시오.
4. 기능적 빌딩 블록 및 제어 및 타이밍 개념 분석 및 설계 슬롯털 시스템.
5. 타이밍 시뮬레이션 이해 지연 및 슬롯 신호를 측정하여 타이밍에 따라 제약 조건.
6. 문제를 식별, 공식화, 슬롯 및 해결 및 해결 7. 현재 결과 Power Point를 사용하여 클래스에 작품을 방어 할 수 있습니다.
8. FPGA와 같은 프로그래밍 가능한 장치를 사용하여 슬롯털 시스템 설계를 구현합니다.
9. VHDL과 같은 하드웨어 설명 언어를 사용하여 슬롯털 시스템을 모델링하고 시뮬레이션합니다. 다양한 형태의 검증을 구별합니다.
주제
1. 슬롯털 디자인 철학.
2. VHDL로 슬롯털 회로 설계
3. 슬롯/FPGA 소프트웨어 환경 소개.
4. 슬롯, 데이터 흐름 및 구조 모델링.
5. 조합 및 순차 회로 슬롯.
6. ROM, PAL, PLD 및 FPGAS로 슬롯인.